LIGHT RECEIVING ELEMENT

Patent number:

JP60153184

Publication date:

1985-08-12

Inventor:

KURODA MASATAKA

Applicant:

SUMITOMO DENKI KOGYO KK

Classification:

- international:

H01L31/02; G02B6/42

- european:

Application number:


JP19840007940 19840121

Priority number(s):

Abstract of **JP60153184**

PURPOSE:To obtain the titled element having a small interterminal static capacitance and unnecessitating high accuracies in the positioning of a light receiving element chip to the lens center by a method wherein a substrate is thinned and a condenser lens is made integral with the substrate, and an insulator package is used for the light receiving element chip.

CONSTITUTION: The substrate 30 of the illustrated light receiving element is made of insulating glass which is optically transparent in a light receiving wavelength band and chemically stable. A photoelement chip 32 is fixed to the lower surface of this substrate 30. and bonding pads 34 and 36 are formed. The pad 34 has a circular part 34A, and a photo receiving window 38 is formed at the center of this part 34A. The electrode around the photo receiving window of the chip 32 is diebonded to the circular part 34A of the pad 34 so that the photo receiving plane of the chip 32 may be coincident with the window 38. On the other hand, the electrode on the opposite side of the photo receiving plane of the chip 32 is connected to the pad 36 with a wire 40, and outer leads 42 and 44 are connected to the pads 34 and 36, respectively. The condenser lens 46 is integrally formed to the upper surface of the substrate 30 in agreement with the window 38. Further, the chip 32 is encircled and the peripheral edge of a cap 50 is hermetically sealed to the lower surface of the substrate, thus completing the titled element.



Data supplied from the **esp@cenet** database - Patent Abstracts of Japan

Translation of the relevant portions of Reference 2
Japanese Patent Unexamined Publication No. 07-134223

Reference numbers in Figures show the following elements:

1: transparent substrate 2: optical semiconductor chip 3: electrode 5: insulating seal ring 4: coating 6: active region 7: active region electrode pattern 8: solder bump 9: lens 10: cap 11: cap solder bump 15: light 12: protuberance 14: optical fiber 16: optical 17: lead electrode 19: optical fiber array fiber apparatus 18: wire 21: glass substrate 20: photodiode array 22: light guide semiconductor laser chip 24: Si substrate with V shaped groove

[0015]

"A plurality of optical semiconductor chips are hermetically sealed by a wafer like cap."

[0019]

"Solder is evaporated and patterned to form a ring like cap solder bump 11 on the surface of the protuberance 12. The cap solder bump 11 is overlaid on a metal coating (ex. Au) and heated to 200 $^{\circ}$ C to make a hermetic seal."

[0024]

"Although, not shown in Fig. 4, a hermetic seal is comprised of an insulating seal ring 5 and hermetically sealing cap 10."

[0025]

"Although, not shown in Fig. 5, a hermetic seal is comprised of an insulating seal ring 5 and a hermetically sealing cap 10."

[0026]

"Referring Fig. 6, an embodiment of a semiconductor is hermetically sealed in accordance with the present invention."

[0027]

"A semiconductor laser chip 23 is bonded to an electrode pattern, and hermetically sealed with a cap 10."

PUBLICATION NUMBER

07134223

PUBLICATION DATE

23-05-95

APPLICATION DATE

10-11-93

APPLICATION NUMBER

05279967

APPLICANT: FUJITSU LTD;

INVENTOR:

TABUCHI HARUHIKO;


INT.CL.

G02B 6/42

TITLE

PRODUCTION OF OPTICAL

SEMICONDUCTOR DEVICE



3.電後パターソ

7.治性舒星をパターン

[]^{18.74}

6.活性部

げんだパンプ

5.紀縁性気密リング

地吸板

ABSTRACT:

PURPOSE: To shorten the processing stage by integrally and simultaneously executing hermetic sealing of many pieces of optical semiconductor chips in the process for production of a light emitting device and a light receiving device for optical communication formed by using the optical semiconductor chips and more particularly hermetic sealing of the optical semiconductor chips into the optical semiconductor device.

(a)

1731出 整理

けんだパンプ 8

CONSTITUTION: A gap 10 having projecting parts 12 two-dimensionally formed in correspondence to insulating rings 5 on the rear surface is aligned and soldered to a transparent substrate 1 formed by two-dimensionally arranging the plural optical semiconductor chips 2 on the transparent substrate 1 and is soldered to integrally and hermetically seal the plural optical semiconductor chips 2. Further, an optical fiber device having a light reflecting means for bending the light 15 emitted from an optical fiber 14 in the direction perpendicular to the optical axis of the optical fiber 14 is adhered to the transparent substrate 1.

COPYRIGHT: (C)1995,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-134223

(43)公開日 平成7年(1995)5月23日

(51) Int.Cl.⁶

r.

識別記号

庁内整理番号

FΙ

技術表示箇所

G 0 2 B 6/42

9317-2K

審査請求 未請求 請求項の数3 OL (全 6 頁)

(21)出願番号

特願平5-279967

(71)出願人 000005223

富士通株式会社

(22)出願日

平成5年(1993)11月10日

神奈川県川崎市中原区上小田中1015番地

(72)発明者 田淵 晴彦

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 井桁 貞一


(54) 【発明の名称】 光半導体装置の製造方法


(57) 【要約】

【目的】 本発明は、光半導体チップを用いる光通信用 発光装置および受光装置の製造方法、特に光半導体チッ プの光半導体装置内への気密封止に関し、多数個の光半 導体チップの気密封止を一括して同時に行い、工程を短 縮する。

【構成】 複数の光半導体チップ2が、二次元的に前記透明基板1上に配列してはんだ付けされた前記透明基板1に、下面に前記絶縁性リング5に対応して二次元的に形成された凸部12を有するキャップ10を位置合わせしてはんだ付けし、複数の光半導体チップ2を一括して気密封止する。更に、光ファイバ14から出射された光15を、光ファイバ14の光軸に対して垂直な方向に曲げる光反射手段を有する光ファイバ装置16を透明基板1に接着する。

本発明の原理説明図





【特許請求の範囲】

1

【請求項1】 透明基板(1) 上に、はんだ濡れ性のある 複数の電極パターン(3) と、該電極パターン(3) の周縁 に、はんだ濡れ性のある被膜(4) が被着された絶縁性気 密リング(5)を形成する工程と、

裏面に複数のはんだパンプ(8) と凸状のレンズ(9) とを 有する該光半導体チップ(2)の該はんだバンプ(8)を該 電極パターン(2) に位置決めしてはんだ付けする工程 ٤,

該絶縁性気密リング(5) に、下面にキャップはんだバン プ(11)を有するキャップ(10)の該キャップはんだパンプ (11)をはんだ付けして該光半導体チップ(2)を気密封止 する工程と、

該キャップ(12)を該絶縁性気密リング(5) の外側で、個 々の該光半導体チップ(2) 毎に切り離し、続いて、該透 明基板(1) を個々の該光半導体チップ(2) 含むチップ基 板(13)に切り離す工程とを含むことを特徴とする光半導 体装置の製造方法。

【請求項2】 複数の前記光半導体チップ(2) が、二次 元的に前記透明基板(1) 上に配列してはんだ付けされた 前記透明基板(1) に、下面に前記絶縁性リング(5) に対 応して二次元的に形成された前記キャップはんだバンプ (11) を有するキャップ(10) を位置合わせしてはんだ付け し、複数の該光半導体チップ(2) を一括して気密封止す ることを特徴とする請求項1記載の光半導体装置の製造 方法。

【請求項3】 光ファイバ(14)から出射された光(15) を、前記光半導体チップ(2) のレンズ(9) に入射するよ うに、該光ファイバ(14)の光軸を曲げる光反射手段を有 する光ファイバ装置(16)を前記透明基板(1) に接着する ことを特徴とする請求項1、または請求項2記載の光半 導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、光半導体チップを用い る光通信用発光装置および受光装置の製造方法、特に光 半導体チップの光半導体装置内への気密封止に関する。 [0002]

【従来の技術】図7は従来例の説明図である。図におい て、2は光半導体チップ、3は電極パターン、6は活性 部、7は活性部電極パターン、8ははんだパンプ、9は レンズ、10はキャップ、14は光ファイバ、15は光、17は 引出電極、18はワイヤ、25はブロック、26はリード線、 27は絶縁物、28は窓である。

【0003】従来は、図7に示すように、リード線26、 電極パターン3等の付いたブロック25に光半導体チップ 2をボンディングした後、ブロック25に光ファイパ14か らの光15を透過する透明な窓28付きのキャップ10を溶接 して気密封止を行っていた。

[0004]

【発明が解決しようとする課題】しかし、このような方 法では、キャップ10にチップ状の窓28を貼り合わせる必 要があり、その際、窓28の成形、メタライズ、貼り合わ せという工程が必要となる。従って、これらの工程を光 半導体チップ2毎に1個づづ行うために手間がかかり生 産性が悪く、歩留りも低下するといった問題があった。

【0005】また、窓28の強度を大きくすることと、窓 28の熱膨張係数をキャップ10に一致させる必要があるた め、窓27の材料にはサファイア等の高価な材料が使用さ れ、また、キャップ10にも高価でしかも加工性の悪いコ パール等の材料が用いられていた。

【0006】そのため、材料部品のコストが大きくなる といった問題を生じていた。更に、従来の方法では、光 半導体チップ2のボンディングやキャップ10の気密封止 の両方を1個ずつ行っているため、量産性に限界があっ *t*=。

【〇〇〇7】本発明は、このような問題点に鑑みて提供 されたもので、多数個の光半導体チップの気密封止を一 括して同時に行い、工程を短縮する光半導体装置の製造 方法を提供することを目的としている。

[0008]

【課題を解決するための手段】図1は本発明の原理説明 図、図2は本発明の第1の実施例の説明図である。図に おいて、1は透明基板、2は光半導体チップ、3は電極 パターン、4は被膜、5は絶縁性気密リング、6は活性 部、7は活性部電極パターン、8ははんだパンプ、9は レンズ、10はキャップ、11はキャップはんだパンプ、12 は凸部、13はチップ基板、14は光ファイバ、15は光、16 は光ファイバ装置、17は引出電極、18はワイヤである。

【0009】上記問題点を解決するために、複数個の光 半導体チップ2を一枚のウエハ状の透明基板1に本発明 の方法により二次元的に多数個搭載し、やはり一枚の基 板からなるキャップを本発明の方法によりはんだ付けし て、光半導体チップの一括同時気密封止を行った後、キ ヤップならびに透明基板をカッティングして光半導体装 置を得る。

【〇〇1〇】即ち、本発明の目的は、図1(a)に示す ように、透明基板 1 上に、はんだ濡れ性のある複数の電 極パターン3と、該電極パターン3の周縁に、はんだ濡 れ性のある被膜4が被着された絶縁性気密リング5を形 成する工程と、裏面に複数のはんだパンプ8と凸状のレ ンズ9とを有する該光半導体チップ2の該はんだパンプ 8を該電極パターン2に位置決めしてはんだ付けするエ 程と、該絶縁性気密リング5に、下面にキャップはんだ バンプ11を有するキャップ10の該キャップはんだバンプ 11をはんだ付けして該光半導体チップ2を気密封止する 工程と、図1(b)に示すように、該キャップ10を該絶 縁性気密リング5の外側で、個々の該光半導体チップ2 毎に切り離し、続いて、該透明基板1を個々の該光半導

ことにより、また、図2(a)に示すように、複数の前 記光半導体チップ2が、二次元的に前記透明基板1上に 配列してはんだ付けされた前記透明基板1に、図1

(a)に示すように、下面に前記絶縁性リング5に対応して二次元的に形成された前記キャップはんだパンプ11を有するキャップ10を位置合わせしてはんだ付けし、複数の該光半導体チップ2を一括して気密封止することにより、更に、図3~図6の実施例に示すように、光ファイバ14から出射された光15を、前記光半導体チップ2のレンズ9に入射するように、該光ファイバ14の光軸を曲げる光反射手段を有する光ファイバ装置16を前記透明基板1に接着することにより達成される。

[0011]

3

【作用】本発明の手段によれば、多数の光半導体チップが二次元的に配列された透明基板と、多数のキャップが二次元に配列されたキャップを使用して、ウエハ単位で一括気密封止をすることができるようになるので、従来に比べて生産効率があがり、歩留りも向上する。

【0012】また、窓材料のメタライズ加工、ボンディング、配線もウエハ単位で一括処理することができるようになるので、大量生産に適している。しかも、表面実装形態をとっているので、従来のプリント基板上へ部品を実装するための実装装置を用いてボンディングを自動化することが容易になる効果がある。その結果低コスト化が実現出来る。

[0013]

【実施例】図1は本発明の原理説明図、図2~図6は本発明の幾つかの実施例の説明図であり、図2の斜視図を除いて、模式断面図で示す。

【0014】図において、1は透明基板、2は光半導体チップ、3は電極パターン、4は被膜、5は絶縁性気密リング、6は活性部、7は活性部電極パターン、8ははんだバンプ、9はレンズ、10はキャップ、11はキャップはんだパンプ、12は凸部、13はチップ基板、14は光ファイバ、15は光、16、16aは光ファイバ装置、17は引出電極、18はワイヤ、19は光ファイバアレイ、20はフォトダイオードアレイ、21はガラス基板、22は光導波路、23は半導体レーザチップ、24はV溝付Si基板である。

【0015】先ず、図1~図2を用いて、本発明の第1の実施例について説明する。図2(a)に示すように、透明基板1として石英基板を使用し、この石英基板上にウエハ状態のままで多数の光半導体チップ2を実装し、次いで1枚のウエハ状態のキャップで多数の光半導体チップを気密封じするものである。

【0016】工程的には、石英基板1上にリフトオフ法を用いて、チタン/金(Ti/Au)の電極パターン3を形成し、続いて、プラズマCVD法を用いて、Si3N4膜からなる絶縁性気密リング5を形成する。

【0017】次に、モノリシックレンズ付きフリップチップPINダイオードからなる光半導体チップを石英基

板1上に順次二次元的にフリップチップボンディングする。この、光半導体装置は、図1に断面図で示すように、光半導体チップ2表面の活性部6にも活性部電極パターン7を有し、チップ2の裏面に光半導体チップ2を透明基板1にはんだ付けするための4個のはんだパンプと中心に基板を球面状に加工した1個のレンズ9とを有する。

【0018】次に、活性部電極パターン7と引き出し電極とを金のワイヤで接続する。このあと封止工程に入る。キャップの材料には表面が(100)面のシリコン(Si)板を用いる。このSi板を苛性カリ(KOH)の水溶液でエッチングして、透明石英基板1の絶縁性気密リング5に対応した位置にリング状の凸部12を形成する。

【0019】そして、凸部12の表面にリング状に錫(Sn) のキャップはんだバンプ11を蒸着しパターニングして形成する。キャップはんだバンプ11をはんだ濡れ性の良い 金属被膜(例えばAu) 4に重ねて接着し、200℃に加熱して気密封止をする。

【0020】次に、ダイシングソーを使用して先ずキャップ10のみを絶縁性気密リング5の外側で切断し、その後、石英基板1を光半導体チップ2毎に切断する。そして図1(b)に示すように光ファイバ14を取り付けてフォトダイオードからなる光半導体チップ2が気密封止された光受信装置が出来上がる。

【0021】尚、透明基板1内での光半導体装置2の相対位置精度が良好なので、光ファイバ14を光半導体装置2と同じピッチで配列したものを使用すると、二次元的に配列したフォトダイオードと二次元的に配列した光ファイバ14とをウエハ単位で一括してできる光結合できることはいうまでもない。

【0022】次に第2の実施例について図3により説明する。この発明はフォトダイオードアレイ20を使用し、 先端を斜め研磨した光ファイパアレイ19を透明基板1に 貼り合わせたものである。

【0023】尚、光ファイバアレイ19の貼り合わせは透明基板1をチップ基板13に分割してから行った。その他の部分は第1の実施例と同様である。図3(b)は図3(a)のA-A'ラインでカットした断面図を示す。

【0024】次に、第3の実施例は図4に示すように、ガラス板にイオン交換法を用いてレンズ9を形成した透明基板1と焦点距離を調整するため必要な厚さを有するガラス基板21とを積層して用いた例である。なお、図4では省略しているが、第1の実施例と同様に絶縁性気密リング5や気密封止用のキャップ10を用いて気密封止めを行うことはいうまでもない。

【0025】次に、第4の実施例を図5に示す。本実施例では、前記実施例の透明基板1と光ファイバ装置16とを組み合わせた部品と同等の部品を、V溝付Si基板24の表面にSi02膜(1a)を貼り合わせた基板のV溝に光ファイバ装置16aに置き換えたものである。なお、図5では省

略しているが、第1の実施例と同様に絶縁性気密リング 5や気密封止用のキャップ10を用いて気密封止めを行う ことはいうまでもない。

٥,

【0026】次に、図6は本発明を用いて半導体レーザを気密封止する例を示すものである。先ず、ガラス板にイオン交換法でレンズ9を形成した透明基板1の表面に、TiとAuを真空蒸着して半導体レーザチップ23をボンディングし、更に配線を行うための電極パターン3を形成し、その後絶縁性気密リング5と被膜4を形成する。【0027】次に屈折率が異なるポリイミド膜を3層スピンコートし、フォトリソグラフィーとドライエッチングを用いて斜めミラー付の光導波路22を形成する。次に半導体レーザチップ23をボンディングし、キャップ10で気密封止する。


【0028】半導体レーザチップ23の場合はボンディングだけで電気的接合を行うことができるので、これまでの例のようにワイヤボンディングを行う必要はない。 【0029】

【発明の効果】本発明では、先ずウエハ状の透明基板に多数の光半導体チップを実装した後、やはりウエハ状のキャップをそのまま気密封止に用いるため、一括封止が簡単に行われ、大量生産が可能となる。また、キャップにSiウエハ使用し、キャップ下面の突起形成をエッチングで、やはりウエハ単位で行うため、キャップコストが低減される。 この結果、光半導体装置のコストが著しく低減される。

【0030】また、実施例2~4のように、光ファイバが基板と平行にセットされるため、光半導体装置辞退が薄型になる効果、図5の方法では光の反射位置が固定されるため、電極パターンを所望の位置に形成すると、チップ2をボンディングするだけで、無調整で光結合が行われる。また、図6の方法では導波路と電極パターンをリソグラフィで形成するので、レンズと導波路と電極パターンの位置精度が高くなり、無調整で光結合が行われる等の効果がある。

【図4】

本発明の第3の実施例の説明図



【図面の簡単な説明】


- 【図1】 本発明の原理説明図
- 【図2】 本発明の第1の実施例の説明図
- 【図3】 本発明の第2の実施例の説明図
- 【図4】 本発明の第3の実施例の説明図
- 【図5】 本発明の第4の実施例の説明図
- 【図6】 本発明の第5の実施例の説明図
- 【図7】 従来例の説明図

【符号の説明】

- 1 透明基板
- 1a SiO2膜
- 2 光半導体チップ
- 3 雷極パターン
- 4 被膜
- 5 絶縁性気密リング
- 6 活性部
- 7 活性部電極パターン
- 8 はんだバンプ
- 9 レンズ
- 10 キャップ
- 11 キャップはんだパンプ
- 12 凸部
- 13 チップ基板
- 14 光ファイバ
- 15 光
- 16、16a 光ファイバ装置
- 17 引出電極
- 18 ワイヤ
- 19 光ファイバアレイ
- 20 フォトダイオードアレイ
- 21 ガラス基板
- 22 光導波路
- 23 半導体レーザチップ
- 24 V溝付Si基板

【図5】

本発明の第40実施例の説明図





【図1】


本発明の原理説明図


【図2】

本発明の第10実施例の説明図











[図3]

[図6]

5.紀候性 気法リンク





【図7】

從来例の説明図

